文章从 T-coil 的提出，理论推导， 缺陷分析，PLL电磁场， 到设计方案的优化进行系统说明。 设计层

面，基于 IC EM 软件 peakview 进行实例化方案分析。

Peakview 综合的 T-coil 模型，在 cds ADE 的验证结果表明： peakview 软件对平衡还

是非平衡 T-coil 的综合结果都能满足设计需求。 Peakview 提供的一些专业设置方法， 对 T-coil

综合带来便利， 用户设计中， 操作比较容易上手。

如果 peakview 设计的结果还想进一步优化， 可以参考文档前面的相关设计方案， 从电

路层面进行调整， 然后再用 peakview 进行模型实现， 按照这种思路可以反复迭代， 应该会

使我们关系的工作带宽提升更多 

随着数据链路和内存链路的不断发展， 芯片之间的 IO 接口速度已超出 10GB/s。 但信号

带宽受到 IO 电容的严重影响， 为了消除 IO 电容造成的信号损耗， 原始的方案是使用高灵

敏度接收单元或者增添均衡器， 但这样会增加额外电路成本和功耗， 所以降低 IO 电容是一

个研究方向。

IO 电容有多个组成部分， 占比的是 ESD 结构电容（因为要提供满足要求的 ESD 容

限，导致电容较大），为了满足 2KV HBM 和 500V CDM 等 ESD 设计要求， ESD 电容很难做小，

例如， 将其降到 0.4pF 非常困难。

除了 ESD 电容外， 金属走线、 有源器件、 开关等的寄生电容对 IO 电容也有贡献， 因此，

将 IO 电容控制在 1PF 是比较困难的

在差分电路设计中， 可以将两个 T-coils 与其他差分网络连接。 例如下图中， 利用交叉耦

合对实现的负电容设计网络， 其输出和 2 个负载电容并联。对于这种情况可以按照差分形式

分别接 2 个 T-coils 进行带宽提升。

在时间响应上， 为了避免明显的过程问题， 常常选择 CN=CB/4。

虽然 T-coil 慢慢替代以往 inductive peaking 技术， 来提升电路带宽（比如 IO 接口）。但

理想的 T-coil有自身电路缺陷和应用局限性。本节讨论几种优化方案来改进 T-coil的实用性，

并给出一些电路结构来进一步提升电路带宽（和理想 T-coil 比较）。